الفهرس 
Chapter 1 IntroductionOnly 14 pages are availabe for public view
 |  | from | 93 |  |  |
| | | from | 93 | | |
Abstract
على مر السنين، أصبح العطش إلى أجهزة الاتصال عالية السرعة لا يُطفأ. في الوقت الحاضر، تتطلب أجهزة الاتصال سرعات تصل إلى عشرات الجيجاهرتز. في روابط السرعة العالية مثل هذه، تُعتبر سلامة الإشارة مسألة حرجة نظرًا لصعوبة الحفاظ عليها. طلب المستهلكين المستمر لأداء محسن في أحجام أصغر واستهلاك طاقة أقل قد دفع إلى تغيرات كبيرة في مجال الحافلات الرقمية للاتصالات. في أوائل سنوات الألفية الجديدة، أشعل ظهور البيانات الضخمة انتقالًا ملحوظًا من الاتصال المتوازي إلى الاتصال المتوالي عالي السرعة. هذا التحول ساهم في تطوير أجهزة بأبعاد مُقلَّصة بشكل كبير وزيادة معدل نقل البيانات واحتياجات الطاقة المنخفضة. هذه التطورات سهلت اعتماد تقنيات مثل SATA وPCI Express، التي يستخدمها المستهلكون بشكل شائع الآن لتعزيز تجاربهم في الحوسبة. تستخدم أجهزة الاتصال السلكية متعددة المسارات وذات الساعة المُرسلة في العديد من الأحيان لتحقيق عرض نطاق ترددي مجتمع عالي. في هندسة أجهزة الاتصال ذات الساعة المُرسلة، يتلقى جهاز استرداد وتضبط التأخير (CDR) ليس فقط البيانات المُرسلة من خلال وصلات البيانات، ولكنه يستلم أيضًا الساعة المُرسلة التي يتم توصيلها من خلال وصلة إضافية. يشكل الترابط بين تأخير البيانات المُرسَلة والساعة المُرسَلة في أجهزة الاتصال السلكية متعددة المسارات أداء استثنائي في تتبع التأخر. مع زيادة معدلات البيانات بين المرسلين والمستقبلين، تصبح الخسائر التي تعتمد على التردد في القنوات الكهربائية قيدًا شديدًا. تتسبب في تقليل هامش التوقيت على جانب المستقبل بسبب التذبذب في البيانات والساعة المُرسلة. لذلك، من الضروري أن يحتوي جهاز استرداد وتضبط التأخير على ميزة لتعويض هذه الحالات من عدم اليقين في التوقيت على جانب المستقبل. تستخدم تصاميم جهاز استردادتستخدم تصاميم جهاز استرداد وتضبط التأخير الحديثة تصميمات ذات هندسة مزدوجة تتألف من حلقات تتبع للتردد والمرحلة. توفر هندسة المزدوجة المرونة للمصممين لتحسين تتبع التردد والمرحلة بشكل مستقل. ومع ذلك، فإنها تعاني من تعقيد التصميم وتداخل الحلقات الأساسية. وبالتالي، تمت دراسة تصميمات ذات هندسة مفردة على نطاق واسع حيث يتمتعون بميزة البساطة في التصميم مقارنةً بتصميمات الهندسة المزدوجة. يعتبر جهاز استرداد وتضبط التأخير القائم على خطوط التأخير الرقمية (DLL) واحدًا من تنفيذات جهاز استرداد وتضبط التأخير الشائعة التي تناسب تمامًا أجهزة الاتصال ذات الساعة المُرسلة. يوفر مزايا عديدة مقارنةً بنظيره القائم على دوائر التحكم بالتردد المرفقة بجهاز استرداد وتضبط التأخير الذي يعتمد على الحلقات المزدوجة، مثل : 1) أداء تأخر متفوق حيث لا يوجد تراكم للتذبذب لأكثر من دورة واحدة للساعة، 2) صمامة من التشويش الناتج عن تغيرات التيار الكهربائي، 3) يمكن الحصول بسهولة على ساعات متعددة المراحل عن طريق استخدام تصميمات الهندسة المزدوجة، و 4) كفاءة المساحة حيث لا حاجة لمولدات الساعة متعددة المراحل التي تستخدم مذبذبات LC وتحتل مساحة كبيرة وتعقد عملية الدمج في التخطيط. تهدف هذه الدراسة إلى تقديم تحليل شامل لدائرة استرداد الساعة والبيانات (CDR) والتي تعتبر من الدوائر و التصاميم المهمه في مجال تصميم الدوائر المتكاملة. تعتمد الدائرة المقترحة على تقنية مدى زمني نصف التردد وحلقة واحدة والتأخير المقترن (DLL)، والتي توفر أداءً متميزًا بسرعة 10 جيجابت في الثانية لمرسلات الأسلاك ذات الساعة الموجهة (FC). يتم تحقيق ذلك من خلال استخدام مذبذب حلقي ثنائي (RO) وهيكل حلقات فرعية لتوليد ساعة متعددة الأطوار بواسطة عملية حلقة واحدة، مما يوفر حلاً مبتكرًا وفعالًا. بالإضافة إلى ذلك يُستخدم كاشف فروق الاشارة من نوع Alexander الذي يستفيد من أفضلية منطق الساعة بإخراجات مقسمة المفردة الحقيقية TSPC. تتميز الدائرة المقترحة بأداء محسن فيما يتعلق بالمساحة والطاقة بالنسبة لمرسلات الأسلاك ذات الساعة الموجهة، مما يجعلها خيارًا مثاليًا في تطبيقات الاتصالات عالية السرعة. تظهر النتائج أن الساعة المستردة تعاني من تشتت مربع متوسط (RMS) بحجم 590 فمتو ثانية وتشتت من الذروة إلى الذروة بحجم 3.8 بيكوثانية وتُظهر التجارب أن استهلاك الطاقة للدائرة يبلغ حوالي 7.3 مللي واط من مصدر طاقة بقيمة 1.2 فولت، مما يبرز كفاءة طاقة ممتازة تبلغ حوالي 0.73 بيكوجول/بت. يتم تنفيذ الدائرة المقترحة باستخدام تقنية CMOS بحجم 65 نانومتر، وهي تشغل مساحة نشطة بحجم 0.0056 ملم مربع تلك المعلومات والنتائج تؤكد قدرة الدائرة المقترحة على تحقيق أداء متفوق وفعالية في استرداد الساعة والبيانات في تطبيقات مرسلات الأسلاك ذات الساعة الموجه. اشتملت الرسالة على عدد من الفصول نوجزها فيما يلى وهي مرتبة كالتالي : الفصل الأول : ””المقدمة”” يوضح الفصل الأول الهدف الرئيسي من اختيار البحث والرسالة، كما يوضح أهمية الروابط التسلسلية عالية السرعية و يوضح اهمية دوائر الساعة و استعادة البيانات. كما يتضمن الفصل عن نظرة عامة عن محتوي الرسالة مع توضيح لتتابع الفصول داخل الرسالة. الفصل الثاني : ””نظرة عامة على الروابط التسلسلية عالية السرعة”” في الفصل الثاني، تم توضيح نظرة عامة عن الروابط التسلسلية و انواعها و التحديات التي يمكن مواجهتها عن التصميم. الفصل الثالث : ””دوائر الساعة و استعادة البيانات”” يقدم هذا الفصل عرض لدوائر الساعة و استعادة البينات. تم توضيح انواع الدوائر و مميزات و عيوب و استخدامات كل نوع. الفصل الرابع : ””مقترح تصميم دوائر الساعة و استعادة البيانات أحادي الحلقة”” في الفصل الرابع، تم عرض التصميم المقترح لدائرة الساعة و استعادة البيانات احداية الحلقة. و تم عرض مميزات هذا التصميم من حيث مساحة الدائرة و خفض استهلاك الطاقة. الفصل الخامس : ”” نتائج المحاكاة وتقييم الأداء”” يعرض الفصل الخامس نتائج الدائرة المفترحة و يعرض ايضا مقارنة بين الدائرة المقترحة مع الدوائر السابقة لنفس نوع الروابط التسلسلية عالية السرعة. الفصل السادس : ””الخاتمة والمقترحات للعمل المستقبلي”” أخيرًا، في الفصل السادس، تم تقديم الاستنتاج مع عرض اهمية الدائرة و مميزاتها مقارنة بالتصميمات السابقة. كما تم توضيح التوصيات المقترحة للأعمال المستقبلية.